Hide Notes 

Slide 1: Max+Plus II 简易用户使 用入门指南
Slide 2: ES-Site 授权 及 PLS-WEB 特点 设计输入 MAX+PLUS II 文本编辑器 MAX+PLUS II 图形编辑器 项目编译 编译器 网表提取器 数据库 建库器 项目校验 MAX+PLUS II 信息处理器 和 层次显示 逻辑 综合器 适配 器件编程 MAX+PLUS II 时间分析器 MAX+PLUS II 编程器 ES-Site & PLS-WEB 允许用户使用 Classic 系列 , MAX5000 系列 , MAX7000(S) 系列以及 EPM9320, EPF8282A/EPF8452A, EPF6016, EPF10K10 器件完成设计
Slide 3: Max+Plus II 的安装 运行光盘中的安装程序    在 开始 菜单中选择 运行，然后在 打开 对话框内输入： <CD-ROM drive>:\pc\maxplus2\install ↵ 然后按照屏幕上的提示进行操作 . 在安装过程中 , 如果需要帮助 , 则 选择 Help 按钮。 当 MAX+PLUS II 安装成功后 , read.me 文件将自动出现 . 它含有 一些重要的信息 , 用户应当仔细阅读它 .
Slide 4: Max+Plus II 的安装 第一次运行 MAX+PLUS II  双击 MAX+PLUS II 图标 或在 开始 菜单内选择 MAX+PLUS II 项，开始运行 MAX+PLUS II
Slide 5: Max+Plus II 的安装 选择 ES-Site 授权安装  第一次运行 MAX+PLUS II 时 , 将会出现如下的窗口 . 选择 ES site License 按钮 .
Slide 6: Max+Plus II 的安装 申请授权代码    在您选择 ES site license 按 钮后 , 出现一个 ES Site 授权 代码 申请窗口，如左图所示。 认真填写申请表格 , 并将其发传 真给 Altera 公司 . 您将通过电 子邮件或传真获得授权代码 . 您也可以通过访问 Alter 公司 的 www 站点 : http://www.Altera.com 获得授 权代码 .
Slide 7: Max+Plus II 的安装 输入授权代码  当您收到 Alter 公司的授权代码 后 , 请按下列步骤操作 . 1. 在 option 菜单内选择 Authorization Code 项 , 将会出现授权代码对话框 2. 在对话框内 , 输 入您的授权代码 . 5. 按下 OK 按钮 3. 按下 Validate 按钮 4. 您将在 Available Features 对话框内看 到被允许使用的功能 .
Slide 8: Max+Plus II 的安装 MAX+PLUS II 管理器窗口  ES-Site 授权有效后，您将返回到 MAX+PLUS II 管理器窗 口 项目路径 项目名称 MAX+PLUS II 管理器菜单条 工具条
Slide 9: 生成一个图形设计文件 生成一个新图形文件 1. 在 File 菜单中 选择 New… 2. 选择 Graphic Editor File 然后按下 OK 按钮 , 将会出现一个无标题的图 形编辑窗口 , 如下页所示
Slide 10: 生成一个图形设计文 件 图形编辑器窗口 工作区域 最大化按钮 选择工具 文本工具 正交线工具 对角线工具 弧形工具 放大按钮 缩小按钮 与窗口适配 连接点接 / 断 打开橡皮筋连 接功能 关闭橡皮筋连接功能 圆形工具
Slide 11: 生成一个图形设计文件 输入 Altera 图元    选择工具按钮有效时，在图 形编辑器窗口的空白处单击 鼠标左键以确定输入位置， 然后选择 Enter Symbol ， 或双击鼠标左键。 将出现一个 Enter Symbol 对话框，在 symbol Libraries 框中 选择 “ ..\maxplus2\max2lib\prim” 。 所有的 Altera 图元以列表方 式显示出来，选择您想输入 的图元，然后选择 OK 。 指定您将输入 文件中的符号 名称。 双击一个符 号库，在 Symbol Files 对话框 中将出现它 的所有符号 显示当前路径下的所有符号
Slide 12: 生成一个图形设计文件 输入 74 系列的符号    MAX+PLUS II 为实现不同的逻辑功能提供了许多符号，如：图元符 号 , 兆功能符号和宏功能符号。在图形编辑器文件中可直接使用以上 符号。 74 系列符号的输入方法和上页图元输入的方法相同。 当 Enter Symbol 对话框出现后，在 symbol Libraries 对话框中 选择 “ ..\maxplus2\max2lib\mf” 路径。 在 Symbol Files 对话框中，选择您需要的 74 系列符号。
Slide 13: 生成一个图形设计文件 输入 LPM 符号     lpm (library parameterized megafunction) 符号的输入方法与先前符 号的输入方法相同。 在 Enter Symbol 对话框出现后，在 symbol Libraries 框中选择 “ ..\maxplus2\max2lib\mega_lpm” 路径。 在 Symbol Files 框中选择您需要的 lpm 符号。 双击参数框 ( 位于符号的右上角 ) ，输入您需要的 lpm 的参数。在 Port Status 框中选择 Unused ，可将您不需要的信号去掉。
Slide 14: 生成一个图形设计文件 连线     如果需要连接两个端口，将您的鼠标移到其中一个端口，则鼠标自动 变为 ‘ +’ 形状。 一直按住鼠标的左键并将鼠标拖到第二个端口。 放开左键 ，则一条连接线被画好了。 如果您需要删除一根连接线，单击这根连接线并按 Del 键。
Slide 15: 生成一个图形设计文件 为管脚和节点命名    在管脚上的 PIN_NAME 处双击鼠标左键，然后输入名字。 选中需命名的线，然后输入名字。 对 n 位宽的总线 A 命名时，您可以采用 A[n-1..0] 形式，其中单 个信号用 A0, A1, A2, ….., An 形式 。
Slide 16: 生成一个图形设计文件 例 1 ：三到八译码器
Slide 17: 建立一个图形设计文件 例 2: 4-bit 计数器 输入符号 总线 74163 符号 输出符号 输入管脚名 总线名称 节点名称 连接点 输出管脚名
Slide 18: 生成一个图形设计文件 保存您的文件   如需要保存文件，选择 File 菜单中的 Save As 项 . 将出现 Save As 对话框，如下图所示 ： 在 File Name 对话框内输入设计文件名，然后选择 OK 即可保存文件 。 指定具体的设计文件名 显示当前文件类型的缺省 (Default) 扩展名。您可从 下拉列表中选择不同的扩展 名。
Slide 19: 生成一个图形设计文件 指定项目名称 MAX+PLUS II 中， 在 编译一 个项目前，您必须确定一个设 计文件作为您的当前项目。请 按下列步骤确定项目名： 1. 在 File menu 菜单中选择 Project Name 项，将出现 Project Name 对话框： 2. 在 Files 框内，选择您的设 计文件。 3. 选择 OK 。   显示当前项目名 显示当前路径 显示所有子目录 . 显示所有本地和 网络驱动器 显示当前路径下的全部设计文件和编程文件。 MAX+PLUS II 的标题条将显示 新的项目名字 当前项目
Slide 20: 创建缺省（ Default ）符号  在 File 菜单中选择 Save & Check 项，检查设计是否有错 误。 如果没有，在 File 菜单中选择 Create Default Symbol 项，即可创建一个设计的符号。该符号可被高层设 计调用。
Slide 21: 其它设计输入方法   您也可以通过 Altera 的硬件描述语言 (AHDL) 创建一个文 本设计文件 (.tdf) 。可从 AHDL 帮助菜单和 AHDL 模板中获 得相关内容。 您还可通过波形设计文件 (.wdf) 进行设计输入。
Slide 22: 编译您的项目 打开编译器窗口 完成情况状态条  在编译项目时，沙漏 将不 停地翻动 模块盒   打开编译器窗口： 在 MAX+PLUS II 菜单内选择 Compiler 项。则出现编译器窗口， 如上图所示。 选择 Start 即可开始编译， MAX+PLUS II 编译器将检查项目是否 有错，并对项目进行逻辑综合，然后配置到一个 Altera 器件中，同 时将产生报告文件、编程文件和用于时间仿真用的输出文件。 但是，在开始编译前，我们还必须设定一些别的选项 。
Slide 23: 编译您的项目 选择一个器件   首先，您需要为项目指定一个器件系列，然后，您可以自己选 择某个具体的器件，也可以让编译器在该器件系列内自动选择 最适合您的项目的器件。 确定器件系列： 1) 在 Assign 菜单内选择 Device 项，将出现 Device 对话框。 2) 选择一个器 件系列 4) 按下 OK 按钮 3) 选择某一器件 或选择 AUTO 让 MAX+PLUS II 为 您选择一个器件。
Slide 24: 编译您的项目 管脚分配   Altera 推荐让编译器自动为您的项目进行管脚分配。 但如果用户必须自己分配管脚，请按以下步骤进行 : 1) 确定您已经选择了一种器件。 2) 在 Assign Menu 菜单中选择 Pin/Location/Chip 项。 3) 在 Node Name 框内输入 管脚的名字。 4) 在 Chip Resource 对 话框内，选择 管脚并输入管 脚的序列数。 6) 您分配的管脚 将出现在这个框 内。 7) 按下 OK 按钮 5) 按下 Add 按钮
Slide 25: 编译您的项目 选择一种全局逻辑综合方式  您可以为您的项目选择一种逻辑综合方式，以便在编译过程中指导编 译器的逻辑综合模块的工作。 按以下步骤为您的项目选择一种逻辑综 合方式： 1) 在 Assign Menu 菜单内选择 Global Project Logic Synthesis 项， 将出现 Global Project Logic Synthesis 对话框： 2) 在 Global Project Synthesis Style 下拉列 表中选择您需要的类型。 缺省（ Default ）的逻辑 综合类型是 NORMAL 。 综合类型 FAST 可以改 善项目性能，但通常使您 的项目配置比较困难 。 综合类型 WYS / WYG 可 进行最小量逻辑综合。 3) 您可以在此 0 和 10 之间移 动滑块 , 移到 0 时 , 最优先 考虑占用器件 的面积 , 移到 10 时 , 系统的 执行速度得到 最优先考虑
Slide 26: 编译您的项目 对 MAX 器件进行多级综合  对于 MAX （乘积项）器件，您可以选择多级综合。 它可以充分利 用所有可使用的逻辑选项。这种逻辑综合方式，用于处理含有特别复 杂的逻辑的项目；而且配置时不需要用户干涉。对于 FLEX 器件， 这个选项自动有效。 选中该框，则多级综合方 式对 MAX 5000/7000 系 列器件有效 . 选中该框，则多级综合方 式对 MAX 9000 系列器 件有效。
Slide 27: 编译您的项目 FLEX 器件的进位 / 级联链    进位链提供逻辑单元之间的非常快的向前进位功能。 利用级联链可以实现扇入很多的逻辑函数。 如选择 FAST 综合方式，则进位 / 级联链选项自动有效。按 如下步骤可人工选择该选项是否有效： 1. 在 Global Project Logic Synthesis 对话框内选择 Define Synthesis Style 项，将出现 Define Synthesis Style 窗口。 2. 如需使用进位链功 能，则从下拉菜单内 选择 Auto 。 3. 如需使用级联链功能 ，则从下拉菜单中选择 Auto 。
Slide 28: 编译您的项目 设置定时要求   您可以对整个项目设定全局定时要求，如：传播延时 , 时钟到输出的 延时 , 建立时间和时钟频率。 对于 FLEX 8000, FLEX 10K and FLEX 6000 系列器件，定时要求的设置将会影响项目的编译。 按如下步骤设置定时要求： 1) 在 Assign Menu 菜单内，选择 Global Project Timing Requirements 项，将出现 Global Project Timing Requirements 对话框： 2) 在相应的对话框内输 入您对项目的定时要 求 3) 按下 OK 按钮
Slide 29: 编译您的项目 准备编译  在 Processing 菜单下，有一些会对编译产生影响的选项。 Design Doctor - 在编译期间，可选的 Design Doctor 工具将检查项目中的所有设计文件， 以发现在编程的器件中可能存在的可靠性不好 的逻辑。 Smart Recompile - 当该选项有效时，编译器将保存项目中 在以后编译中会用到的额外的数据库信息。这样可以减少将 来编译所需的时间。 Total Recompile - 要求编译器重新生成编译器网表文 件和层次互连文件。  最后，在编译器窗口中选择 Start 。在编译器编译您的项目期 间，所有的信息，错误和警告将在自动打开的信息处理窗口 中显示出来。如果有错误发生，选中该错误信息，然后按下 locate 按钮，您将找到该错误在设计文件中所处的位置。
Slide 30: 定时分析 启动定时分析工具  编译完成后 , 您可以利用定时分析器来分析您的项目的性能。 定时分析器提供了三种分析模式： 分析模式: 延迟矩阵 说 明 分析多个源节点和目标节点之间的传播延迟路径 时序逻辑 电路性能 分析时序电路的性能，包括限制性能的延迟，最 小的时钟周期和最高的电路工作频率 建立/保持矩阵  计算从输入引脚到触发器、锁存器和异步 RAM 的 信号输入所需的最少的建立时间和保持时间 在 MAX+PLUS II 菜单中选择 Timing Analyzer 项，即可 打开定时分析器窗口：
Slide 31: 定时分析 传播延迟分析   在 Analysis 菜单中选择 Delay Matrix 项。 选择 Start 。则定时分析器立即开始分析您的项目并计算项 目中每对连接的节点之间的最大和最小传播延迟。
Slide 32: 定时分析 时序逻辑电路性能分析   在 Analysis 菜单内选择 Register Performance 项。 选择 Start 就开始进行时序逻辑电路性能分析。 显示制约性能的源节点 的名称 显示被分析的时钟 信号的名称 显示制约性能的目标节 点的名称 显示在给定时钟下， 时序逻辑电路要求的 最小时钟周期 选择 Start ， 开始进行时序逻 辑性能分析 显示给定的时钟信号 的最高频率 打开信息处理窗口并显 示延迟路径
Slide 33: 定时分析 建立和保持时间分析   在 Analysis 菜单中选择 Set/Hold Matrix 项。 选择 Start 开始进行建立 / 保持时间分析。
Slide 34: 时间仿真    打开波形编辑器，在 Node 菜单中选择 Enter Nodes from SNF ，列出所有的信号，选择您需要的信号，然后画出输入 信号的波形，最后将该文件以 .scf 的扩展名存盘。 在 MAX+PLUS II 菜单中打开仿真器窗口，按下 Start 按钮 ，当仿真器结束工作时，按下 Open SCF 按钮，您将看到仿 真的结果。 您也可以以文本格式 (.vec) 创建仿真文件，然后打开仿真器窗 口，在 file 菜单中选择 Input/Output 项，可将 . vec 文件 转换成 .scf 文件。
Slide 35: 器件编程 打开编程器窗口  首先确认编程器硬件已安装好。然后按如下步骤打开编程器 窗口： 在 MAX+PLUS II 菜单中选择 Programmer 项。 编程器窗口如下图所示。 为当前编程文件打 开保密位选项 将一个编程文件中的数据 编程到一个 MAX 或 EPROM 器件中 校验器件中的内容是否 与当前编程数据内容相 同 检查确认器件 是否为空 将配置数据下载到一个 FLEX 器件中 显示项目的 编程文件 显示项目中所用的 Altera 器件的名称 完成情况状态条
Slide 36: 器件编程 利用 Altera 编程器对 MAX 和 EPROM 系列 器件进行编程 1. 在 Option 菜单内选择 Hardware Setup 项，然后在 Hardware Type 对话框 内选择适当的 Altera 编程 器，最后按下 OK 按钮。 2. 在编程器窗口中 , 检查您选择 的编程文件和器件是否正确。 对 MAX 和 EPROM 器件进行编程时，要用后缀名是 .pof 在 的文件 . 如果选择的编程文件不正确，可在 File 菜单中选 择 Select Programming File 命令选择您的编程文件。 3. 将您的器件插到编程插座中。 4. 按下 Program 按钮。编程器将检查器件，并将您的项目编 程到器件中，而且还将检查器件中的内容是否正确。
Slide 37: 器件编程 通过 JTAG 实现在系统编程  一个编程目标文件 (.pof) 可以通过 ByteBlaster 直接编程到 器件中。 1. 编 译一个项目， MAX+PLUS II 编译器将自动产生用于 MAX 器件的编程目标文件。 2. 将 ByteBlaster 电缆的一端与微机的并行口相连，另一端 10 针阴级头与装可编程逻辑器件的 PCB 板 上的阳级头插座相连。 该 PCB 板还必须为 ByteBlaster 电缆提供电源。 3. 打开 MAX+PLUS II 编程器。 4. 在 Options 菜单中选择 Hardware Setup 命令 . 将 出现 Hardware Setup 窗 口 7. 按下 OK 按钮 5. 在下拉条中选择 ByteBlaster 6. 指定配置时使用的并行口
Slide 38: 器件编程 设置在系统编程链 8. 在 JTAG 菜单中打开 Multi-Device JTAG-Chain 并选择 Multi-Device JTAG Chain Setup 项， 进行多个器件的 JTAG 链的设置。对话框如下所示。 9. 选择 Select Programming File 并选出您 的编程文件。 10. 该框内显示您选 择的编程文件 11. 按下 Add 按钮 12. 如果您使用多个器件，重复 9 - 11 步，要确保与您电路板上的顺序相同。 13. 当您完成设置后， 按下 OK 按钮 14. 按下 Program 按钮，开始 对 JTAG 器件链进行编程。
Slide 39: 利用 ByteBlaster 配置 FLEX 系列器 件  器件编程 您可以在 MAX+PLUS II 中，通过 ByteBlaster 对多个 FLEX 器件进行在电路配置：  1. 首先编译一个项目， MAX+PLUS II 编译器将自动为 FLEX 器件产生一个 SRAM 目 标文件 (.sof) 。 2. 将 ByteBlaster 一端与微机的并行口相连，另一端 10 针阴级头与含有可编程逻辑器 件的 PCB 板上的阳级头插座相连。 该 PCB 板还必须为 ByteBlaster 电缆提供电源。 3. 在 MAX+PLUS II 菜单中打开编程器窗口。在 Options 菜单中选择 Hardware Setup 命令，在该窗口中选择 Byteblaster 并设定相应的 LPT 口。 4. 如果只需要配置一个 FLEX 器件，首先检查在编程器窗口中的编程文件和器件是否 正确。如果不正确，在 File 菜单中选择 Select Programming File 命令来改变编程 文件。 5. 如果需要配置一个含多个 FLEX 器件的 FLEX 链，在 FLEX 菜单中打开 MultiDevice FLEX Chain ，然后选择 Multi-Device FLEX Chain Setup. 接着按您电路板上 的顺序添加 FLEX 编程文件。选定全部文件后，按下 OK 按钮。 6. 在编程器窗口中按下 Configure 按钮。 您也可以用 Multi-Device JTAG-Chain 来配置多个 FLEX 器件。 您也可以用 Altera EPROM ，或者用微处理器来配置 FLEX 器件。